留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

数字BPM时钟锁相电路的设计与实现

马宇飞 曹建社 杜垚垚 魏书军 叶强 汪林 岳军会 随艳峰 麻惠州 刘芳

马宇飞, 曹建社, 杜垚垚, 等. 数字BPM时钟锁相电路的设计与实现[J]. 强激光与粒子束, 2017, 29: 095101. doi: 10.11884/HPLPB201729.170023
引用本文: 马宇飞, 曹建社, 杜垚垚, 等. 数字BPM时钟锁相电路的设计与实现[J]. 强激光与粒子束, 2017, 29: 095101. doi: 10.11884/HPLPB201729.170023
Ma Yufei, Cao Jianshe, Du Yaoyao, et al. Design and implementation of clock phaselocked circuit in digital beam position monitor[J]. High Power Laser and Particle Beams, 2017, 29: 095101. doi: 10.11884/HPLPB201729.170023
Citation: Ma Yufei, Cao Jianshe, Du Yaoyao, et al. Design and implementation of clock phaselocked circuit in digital beam position monitor[J]. High Power Laser and Particle Beams, 2017, 29: 095101. doi: 10.11884/HPLPB201729.170023

数字BPM时钟锁相电路的设计与实现

doi: 10.11884/HPLPB201729.170023
详细信息
    通讯作者:

    马宇飞

Design and implementation of clock phaselocked circuit in digital beam position monitor

  • 摘要: 为实现数字BPM时钟系统的锁相,设计了一种基于锁相环同步原理的低抖动、低相位噪声的时钟同步系统。根据锁相环电路工作原理,对数字BPM时钟同步系统的硬件及固件程序进行了设计,实现了外部输入时钟信号与系统内部产生的主工作时钟信号的锁相,并且时钟信号输出的频率及相位均可调整以满足后端ADC采样的要求。测试结果表明,设计可以完成对一定频率范围内变化的外部输入时钟信号的锁相,输出时钟信号抖动满足束流实验要求,为数字BPM后续算法研究提供了基础。
  • 加载中
计量
  • 文章访问数:  1153
  • HTML全文浏览量:  268
  • PDF下载量:  225
  • 被引次数: 0
出版历程
  • 收稿日期:  2017-01-20
  • 修回日期:  2017-04-25
  • 刊出日期:  2017-09-15

目录

    /

    返回文章
    返回